内容简介

本书以Xilinx公司的Vivado FPGA设计套件为基础，以Xilinx大学计划（Xilinx University Program，XUP）的Artix-7板卡为硬件平台，将数字逻辑设计与硬件描述语言Verilog HDL相结合，循序渐进地介绍了基于Xilinx Vivado的数字逻辑实验的基本过程和方法。本书主要内容包括硬件开发平台介绍、软件平台介绍、FPGA设计实例、组合逻辑电路实验、时序逻辑电路实验、数字逻辑设计和接口实验及数字逻辑综合实验。书中包含大量的设计实例，内容翔实、系统、全面。1

目录

第1章硬件开发平台介绍 1

1.1 Xilinx FPGA器件 1

1.1.1 Xilinx公司简介 1

1.1.2 Xilinx的FPGA器件系列 2

1.2 Xilinx大学计划板卡 5

1.3 主电路及外围接口电路 6

1.4 XUP板卡测试 21

第2章 软件平台介绍 23

2.1 Vivado设计套件 23

2.1.1 Vivado软件安装流程 24

2.1.2 IP封装器、集成器和目录 28

2.1.3 标准化XDC约束文件 29

2.1.4 工程命令语言 29

2.1.5 Vivado设计套件的启动方法 30

2.1.6 Vivado设计套件的界面 31

2.2 FPGA设计流程 37