Verilog HDL数字集成电路设计原理与应用

蔡觉平著书籍

《Verilog HDL数字集成电路设计原理与应用》是2011年西安电子科技大学出版社出版的图书，作者是蔡觉平、何小川、李逍楠。

基本信息

书名
Verilog HDL数字集成电路设计原理与应用
作者
蔡觉平何小川李逍楠
ISBN
978-7-5606-2652-9
定价
25.5元
出版社
西安电子科技大学出版社
出版时间
2011-09

图书内容

本书系统地对Verilog HDL语法和程序设计进行了介绍，明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL语言中的不同，通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例，较为完整地说明了Verilog HDL语言在数字集成电路中的使用方法。

全书共8章，主要内容包括硬件描述语言和Verilog HDL概述，Verilog HDL的基本语法，Verilog HDL程序设计语句和描述方式，Verilog HDL对组合逻辑和时序逻辑的设计和举例，Verilog HDL集成电路测试程序和测试方法，较为复杂的数字电路和系统的设计举例，数字集成电路中Verilog HDL的EDA工具和使用，以及对Verilog HDL发展的分析等。1

本书可作为电子信息类相关专业本科生和研究生的教材，也可作为数字集成电路设计工程师的参考书。2

图书目录

第1章 Verilog HDL数字集成电路设计方法概述 1

1.1 数字集成电路的发展和设计方法的演变 1

1.2 硬件描述语言 3

1.3 Verilog HDL的发展和国际标准 3

1.4 Verilog HDL和VHDL 5

1.5 Verilog HDL在数字集成电路设计中的优点 7

1.6 功能模块的可重用性 9

1.7 IP核和知识产权保护 9

1.8 Verilog HDL在数字集成电路设计流程中的作用 10

本章小结 11

思考题和习题 11

第2章 Verilog HDL基础知识 13

2.1 Verilog HDL的语言要素 13

2.1.1 空白符 13