74hc595是高速硅栅CMOS器件和引脚兼容低功耗肖特基TTL（LSTTL）1。
74hc595是8级串行移位寄存器与存储寄存器和三态输出。在SCK的上升沿，串行数据由SDL输入到内部的8位位移缓存器，并行输出则是在LCK的上升沿将在8位位移缓存器的数据存入到8位并行输出缓存器。当串行数据输入端OE的控制信号为低使能时，并行输出端的输出值等于并行输出缓存器所存储的值1。
功能途径
特点
8位串行输入 /8位串行或并行输出 存储状态寄存器，三种状态
74HC595是具有三态输出功能（即具有高电平、低电平和高阻抗三种输出状态）的门电路。输出寄存器可以直接清除。具有100MHz的移位频率。
输出能力
并行输出，总线驱动； 串行输入；标准中等规模集成电路
595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
参考数据
Cpd决定动态的能耗，
Pd=Cpd×VCC×f1+∑(CL×VCC^2×f0)
F1=输入频率，CL=输出电容 f0=输出频率（MHz） Vcc=电源电压
使用方法
74595的数据端：
Q0--Q7: 八位并行输出端，可以直接控制数码管的8个段。
Q7':级联输出端。将它接下一个595的DS端。
DS:串行数据输入端,级联的话接上一级的Q7'。
74595的控制端说明：
/MR(10脚): 低电平时将移位寄存器的数据清零。通常接到VCC防止数据清零。
SH_CP(11脚)：上升沿时数据寄存器的数据移位。Q0->Q1->Q2-->Q3-->...-->Q7;下降沿移位寄存器数据不变。(脉冲宽度：5V时，大于几十纳秒就行了。我通常都选微秒级)
