全加器

电路实现二进制的组合线路

全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。

基本信息

真值表

一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci1

描述

一位全加器的表达式如下：

Si=Ai⊕Bi⊕Ci-1

表达式

第二个表达式也可用一个异或门来代替或门对其中两个输入信号进行求和：

表达式

硬件描述语言Verilog 对一位全加器的三种建模方法：

结构化描述方式Verilog

module FA_struct (A, B, Cin, Sum, Count);

input A;

input B;

input Cin;

表达式

output Sum;