Verilog HDL数字集成电路设计原
《Verilog HDL数字集成电路设计原理与应用》系统地对VefilogHDL语法和程序设计进行了介绍，明确了数字可综合逻辑设计和测试仿真程序设计在VetilogHDL语言中的不同，通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例，较为完整地说明了VefilogHDL语言在数字集成电路中的使用方法。 全书共8章，主要内容包括硬件描述语言和VenlogHDL概述，VefilogHDL的基本语法，VetilogHDL程序设计语句和描述方式，VenlogHDL对组合逻辑和时序逻辑的设计和举例，VedlogHDL集成电路测试程序和测试方法，较为复杂的数字电路和系统的设计举例，数字集成电路中VefilogHDL的EDA工具和使用，以及对VenlogHDL发展的分析等。 《Verilog HDL数字集成电路设计原理与应用》可作为电子信息类相关专业本科生和研究生的教材，也可作为数字集成电路设计工程师的参考书。
基本信息
- 出版社
西安电子科技大学出版社
- 作者
蔡觉平 何小川
- 开本
16
- 页数
277页
- ISBN
7560626521、9787560626529
基本内容
《Verilog HDL数字集成电路设计原理与应用》系统地对VefilogHDL语法和程序设计进行了介绍，明确了数字可综合逻辑设计和测试仿真程序设计在VetilogHDL语言中的不同，通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例，较为完整地说明了VefilogHDL语言在数字集成电路中的使用方法。 全书共8章，主要内容包括硬件描述语言和VenlogHDL概述，VefilogHDL的基本语法，VetilogHDL程序设计语句和描述方式，VenlogHDL对组合逻辑和时序逻辑的设计和举例，VedlogHDL集成电路测试程序和测试方法，较为复杂的数字电路和系统的设计举例，数字集成电路中VefilogHDL的EDA工具和使用，以及对VenlogHDL发展的分析等。 《Verilog HDL数字集成电路设计原理与应用》可作为电子信息类相关专业本科生和研究生的教材，也可作为数字集成电路设计工程师的参考书。